December, 17, 2025, Madison--ウィスコンシン大学マディソン校(University of Wisconsin-Madison)の電気技術者たちは、超高速フォトニックコンピューティングを実現する重要なコンポーネントである統合フォトニックメモリチップを開発し、試験した。このチップは、既存の半導体ファウンドリーで既に使用されている部品や製造技術を活用し、近い将来、データセンタや高性能コンピューティングシステムに光コンピューティング接続をもたらす可能性がある。
この装置は、UWマディソン校の電気・コンピュータ工学助教授であるAkhilesh Jaiswal、Ph.D学生Md Abdullah-Al Kaiser、そして南カリフォルニア大学情報科学研究所の同僚によって設計・試験された。チームは2025年12月にサンフランシスコで開催された国際電子デバイス会議(International Electron Devices Meeting)で研究成果を発表した。この会議は電子デバイス設計者の最重要会議である。
「このメモリは光を保存し、電気メモリの到達を超える速度で動作可能である。これは、商業的な鋳造プロセス上で直ちに量産可能なスケーラブルなフォトニックメモリへの実用的な経路を提供する、史上初の解決策である」とJaiswalは話している。
コンピューティングパワーは、過去半世紀で指数関数的に増加した。実際、コンピュータは非常に高速であるため、処理速度向上の主要なボトルネックの一つが電気そのものである。電気システムや部品は金属線の抵抗と容量によって根本的に制限されており、これにより情報の伝送速度に厳しい制限が設けられている。
そのため、近年、研究者やチップメーカーは光速で伝播するレーザパルスを電気の代わりに計算に使う光コンピューティングシステムを開発している。しかし、研究者たちは必要なすべてのコンピュータ部品の光学的アナログを作る方法をまだ模索しなければならない。つまり、ほとんどの光システムは電気/光のハイブリッドであり、信号を光から電気へ、また光に変換するため、その利点の中で相殺されるものがある。
すぐに実用的な光代替手段がない重要な部品の一つがメモリであり、情報がコンピュータプロセッサに届く前に保存またはバッファされる。研究者たちは多くの解決策を開発してきたが、サイズ、速度、エネルギー消費、既存の製造プロセスとの互換性などトレードオフがあり、拡張が難しい。
しかしJaiswalと同氏の共同研究者たちは、「クロスカップル・差動再生フォトニックラッチ回路」(pLatch)と呼ばれる設計を用いてフォトニックメモリを開発した。この新しいコンポーネントは、微小なフォトダイオード、マイクロリング共振器、光導波路を組み合わせて使用している。これらのデバイスは、電気ベースのコンピュータプロセッサに使われるタイプのメモリであるSRAMの光アナログを形成する。
「原理的には、電気的SRAMと同じ機能を持ちながら、はるかに高速である。電気SRAMは2GHzか3GHzで動作する。われわれのシミュレーションでは、pLatchは20GHzで動作し、読み取り速度は50GHzまたは60GHzの可能性がある」(Jaiswal)。
このデバイスの大きな欠点であり、フォトニック部品全般に影響を与えるのはそのサイズである。電子コンピュータ部品はナノスケール(原子の大きさを表す)に縮小したが、フォトニクスはまだミクロレベル、すなわち紙の厚さを測るスケールにとどまっている。
このサイズのため、現在は光コンピューティングは携帯電話やデスクトップコンピュータのプロセッサにパワーを供給できない。しかし、大型の光「インタポーザ」として、多くの異なるプロセッサをリンクするには有用である。これらはデータセンタ内のサーバーラックを連携させて連携させることができ、高性能計算や大規模シミュレーションに用いられるマルチプロセッサシステムにも光速度をもたらす類似の機能を提供する。
光コンピューティングのボトルネックに対する独自の解決策を見つけたことは偉業であるが、チームはその回路で最も重要な部分は実用性だと考えている。研究チームは、最先端のチップ製造企業であるAIM PhotonicsおよびGlobalFoundriesと協議し、シリコンフォトニクスプラットフォームを用いてpLatchデバイスを製造し、設計を開発した。
「われわれのソリューションは、現在市販のファウンドリーで入手可能な部品のみを使用している。われわれは特殊なプロセスや材料を使っていない。この設計は、必要に応じてグローバル・ファウンドリーズや他の主要半導体メーカーによって大量に製造されることも可能である」とJaiswalはコメントしている。