富士通、CPU間の高速伝送を世界最小の1Gbpsあたり5mWで実現

February, 24, 2015, 東京--富士通、富士通研究所、Fujitsu Laboratories of America, Inc.（FLA）、技術研究組合 光電子融合基盤技術研究所（PETRA）、新エネルギー・産業技術総合開発機構（NEDO）は、サーバやスパコンのCPU間高速データ通信を世界最高の電力効率である1Gbpsあたり5mWで実現するシリコンフォトニクス技術を用いた光送受信回路を共同開発した。
　従来、光素子を高速に動作させるためには、光素子に一定の電圧をかける必要があり、光送受信回路の省電力化は困難だった。今回、光素子を低電圧駆動させながら、送信データの変化を捉えて大きな振幅になるように補い、従来の半分の電力で25Gbpsの高速動作を実現した。
　この技術により、消費電力を抑えながら、複数の光送受信回路を並べた毎秒テラビット級の高速伝送を実現できるため、サーバやスパコンの高性能化が期待される。
　25Gbpsの高速な光送受信では一般的に、CPUなどの電子回路が必要とする電源電圧0.9Vに比べて高い3V以上の電源電圧で光素子を動作させている。光素子を駆動する送信回路も高い電源電圧で動作させ、光素子に常に振幅の大きな信号を送ることで高速動作を実現するため、低消費電力化が困難という課題があった。また、低消費電力化のため、CPUと同じ0.9Vの低い電源電圧で動作する光素子を用いる場合、1Gbps程度の低速動作しか実現できない。

開発した技術
CPUからの送信信号が-1や+1に変化するタイミングに限定して増幅することで、1.8V程度の振幅を断続的に発生させることに成功。これにより、電源電圧が1.8Vと3.3Vに比べて低く、データが変化しないところは小振幅で電力を使わないため、低消費電力を実現している。
　原理的には、送信データとそれを遅延させたデータを-α(0<α<1)倍したものを足し合わせることで、送信データが-1から+1へ変化する場合、+1が+1+αに増幅される。また、送信データが+1から-1へ変化する場合、-1が-1-αとマイナス方向にさらに変化させることができる。この技術により、高速化と低消費電力化の両立が可能であり、25Gbpsの高速伝送を従来の半分である1Gbpsあたり5mWで実現できることを確認した。 　この技術により、消費電力を抑えながら、複数の光送受信回路を並べた毎秒テラビット級の高速伝送を実現する、サーバやスパコンの高性能化が期待される。