メモリとプロセッサを分離した新たな量子コンピュータアーキテクチャ提案

March, 14, 2025, 東京--東京大学大学院理学系研究科小堀拓生大学院生（当時日本電信電話インターン生）と藤堂眞治教授、日本電信電話株式会社の鈴木泰成研究員と徳永裕己研究員、理化学研究所量子コンピューター研究センターの上野洋典基礎科学特別研究員、九州大学大学院システム情報科学研究院の谷本輝夫准教授らによる研究グループは、従来の計算機の基本設計であるロードストア型計算機の考え方を量子計算機に適用した、新たな誤り耐性量子計算のアーキテクチャを提案した。
この技術は、プログラムの高い移植性（他の環境への移行のしやすさ）と高効率な量子ハードウェアの活用を可能とするものであり、有用な量子計算の早期実現を加速することが期待される。

研究成果は、2025年3月1日から開催されているThe 31st IEEE International Symposium on High-Performance Computer Architecture (HPCA2025)で発表された。

発表のポイント
・「コピーできない」という量子力学の制約のもとでメモリとプロセッサの役割を再定義し、汎用性と移植性に優れたロードストア型誤り耐性量子コンピュータの設計を新たに提案。
・実用的な量子計算において、従来の量子コンピュータと比較して計算時間の増加を約3%に軽減しつつ、必要なハードウェアの規模を約40%削減できることを示した。
・この研究成果は発展の初期段階である量子計算機アーキテクチャ研究や、量子誤り耐性計算機の早期実用化に向けた開発に貢献すると期待される。
(詳細は、https://apps-images.adm.s.u-tokyo.ac.jp)