imec、7ビット、175GS/sの大規模時間インターリーブスロープADCを発表

February, 27, 2026, Leuven--imecは、IEEE ISSCC 2026で、7ビットで175GS/sのアナログ-デジタルコンバータ(ADC)を発表した。このADCは記録的な小型フットプリント（250 x 250µm²）と低変換消費電力に加え、史上最速クラスのサンプリング速度を誇る。imecのADCは、超高速サンプリングレートで一般的に見られる実装面積と消費電力の爆発的な増加を招くことなく、AIやクラウド主導のデータセンターの急速に高まるスループットと処理能力の要求に対応する。

AIやクラウドアプリケーションにの普及に伴い、データセンターの光通信ネットワークは、ますます高いスループットと処理負荷に対応するために絶え間ないアップグレードを必要としている。とは言え、サンプリングレートが100GS/sを超えると、光トランシーバに不可欠な有線ADCなどの基盤コンポーネントが大型化し、相互接続配線が長くなり、寄生容量やエネルギー損失が生じる。

2024年のIEEE国際半導体回路会議(ISSCC)において、imecはこの課題に画期的な取り組みを行った。従来設計比で少なくとも2倍の高集積化と最先端の電力効率を特徴とする大規模時間インタリーブスロープADCアーキテクチャである。そのアプローチを基に、imecは次のステップとして、高精度な信号変換と超高サンプリングレートでの広帯域幅を保証する小型ADCの導入を進めている。

特許取得済みの線形化およびスイッチド入力バッファ技術
「われわれの7ビット、175GS/sのADCは、5nm FinFET技術で実装されており、250 x 250μm²という記録的な小さなコア面積と、1サンプルあたり2.2 pJの低い変換エネルギーと、報告された中でも最速クラスのサンプリング速度を組み合わせている。これにより、デジタル集約型の有線インタコネクトをアップスケーリングする魅力的なソリューションとなり、1平方ミクロンやミリワットの精度が重視される環境である」とimecのポートフォリオディレクター、Peter Ossieurは話している。

これを可能にしているのは2つの特許取得済みのイノベーションである。まず、スロープ信号を形成する革新的な線形化手法により、歪みを補正する。次に、スイッチ入力バッファはADCの2,048チャンネルのタイムインタリーブアレイに効率的に信号を送り、電気負荷を最小限に抑え、信号品質を損なうことなく超高速サンプリングを可能にする。

300GS/sのマイルストーンに向けて、さらにその先へ
今年のISSCCで発表されたADCを基に、imecは現在3nmの後継設計を開発し、14Åの設計を検討している。こうした先進的なノードを高性能有線データコンバータ設計にどのように活用できるかを模索している。

Peter Ossieurは、次のようにコメントしている:「imecは通信用途向けの高速集積回路の開発において長年の実績がある。われわれの主要な研究分野の一つは、有線システムで急速に向上するデータレートに対応できる光トランシーバ(およびその構成要素)の開発である。この文脈において、われわれのADCは将来の有線用途向けの新世代のコンパクトで低消費電力コンバータへの重要な一歩を示し、超高速でSARベースのADCアーキテクチャの性能限界を超える。この取り組みを加速させるため、有線接続の構築要素を開発するファブレス企業を含むパートナーが、ADCおよびDAC研究プログラムに参加するこを歓迎し、imecの基盤となるIPポートフォリオへのアクセスライセンスオプションも利用可能としている。」