東工大、世界最小のクロック回路を5 nm CMOSで開発

February, 12, 2020, 東京--東京工業大学 工学院 電気電子系の岡田健一教授らと株式会社ソシオネクストの研究グループは、最先端の5 nm FinFET CMOSプロセスで世界初となる世界最小の高性能分数分周型クロック回路の開発に成功した。
　この回路はプロセッサーやメモリー、通信用のクロック用途として必須の電子回路であり、開発したクロック回路は小型ながらも優れたジッタ特性を持つ。また、細かい周波数調整が可能な分数分周型PLLで構成されており、スペクトル拡散クロックの生成が可能である。

　一般にクロック回路は典型的なアナログ回路であり、従来はアナログ回路設計者が時間をかけて設計・チューニングする必要があったが、新技術ではクロック回路をデジタル回路として構成することを可能とした。通常のデジタル回路と同様に自動配置配線が可能となり、非常に短時間で必要なプロセスやクロック周波数に合わせて最適に設計することができる。また、製造プロセスの微細化にあわせてスケーラブルに回路面積を小型化することが可能であり、幅広い用途のSoC[用語7]の小型化・低コスト化を実現できる。
(詳細は、https://www.titech.ac.jp)