Business/Market 詳細

CompoundTek 縮小サイズSiPhグレーティングカプラ

November, 14, 2019, Vancouver--シリコンフォトニクス(SiPh)の世界的ファウンドリサービス企業、コンパウンドテク(CompoundTek)は、フォトニックI/O向け縮小サイズグレーティングカプラのテープアウトを発表した。グレーティングカプラは、Lumericalの業界トップFDTDナノフォトニックシミュレータと連携し、フォトニックインバースデザイン(PID)を利用して設計、最適化された。LumericalのPID機能によりフォトニック設計者は、改善された性能、縮小サイズ、より堅牢な製造性の全く新しい機能を素早く開発できる。
 「Lumericalと提携したこのテープアウト成功により、今後CompoundTekにテーピングアウトする際に、顧客はLumericalのPIDソリューションに自信をもってアクセスできる。当社のデザインフロー、デザインパートナーとオープンSiPh製造プラットフォームエコシステムへの統合は、様々なアプリケーションに向けたSiPhソリューションの採用を加速する。データコムトランシーバ、スマートセンサ、バイオメディカル、自動車LiDAR、量子コンピューティングや人工知能など広範である」とCompoundTekのCOO、KS Angはコメントしている。
 SiPhグレーティングカプラは、フォトニックI/Oの重要な機能ブロックであり、これにより光はファイバとPICの間で出入可能になる。エンドファイアエッジカプラと違い、グレーティングカプラはチップのどこにでも設置できるので、感知とテストなど追加アプリケーションが可能になる。この柔軟性とともに、高い結合効率を維持しながら、縮小サイズが求められている。とは言え、100を超える設計パラメータがあり、グレーティングカプラは形状的に複雑であり、従来の最適化技術を無効にする。LumericalのPID技術により設計者は、自動的に、確実に最適グレーティングカプラを実現できる。その効果の証明、CompoundTekのSiPh新グレーティングカプラは、サイズが20×縮小され、結合効率改善が約束されている。
 「この新しいグレーティングカプラにより顧客は、改善された商用設計が可能になり、高収量と迅速なTime to Marketを実現する。PIDの強力な最適化アルゴリズムは、随伴感度解析を利用し、他の手段では非実用的となるデザインスペースを開拓する。Lumericalの業界トップFDTDソルバと組み合わせることでPIDの設計者は、数100を超えるデザインパラメータで設計を効率的に探求し、最適化できる。それに対して、従来の設計アプローチは、少数の確立されたデバイス設計に限定されており、探求できるのは、一般に10パラメータよりも少ない、非常に少ないパラメータスペースである」とLumericalのCTO、James Pondはコメントしている。
(詳細は、https://www.lumerical.com/)