富士通研、量子コンピュータを実用性で超える新アーキテクチャーを開発

October, 21, 2016, 川崎--富士通研究所はトロント大学と共同で、実社会における様々な課題解決のため、膨大な組合せの中から最適な組合せを探す組合せ最適化問題を解く新しい計算機アーキテクチャを開発した。
　このアーキテクチャは従来の半導体技術を用いており、柔軟な回路構成を採用することにより、現行の量子コンピュータより多様な問題を扱える。また、最適化演算を行う演算回路を複数用いて並列動作させることができ、問題の規模や処理速度をスケーラブルに向上させていくことが可能。今回、アーキテクチャの最小構成要素となる基本最適化回路について、FPGAを用いて試作し、一般的なコンピュータに比べて約1万倍高速に計算できることを確認した。

このアーキテクチャにより、富士通研究所は、物流の効率化、災害時の復旧計画、経済政策の策定、投資ポートフォリオの最適化など計算量の多い組合せ最適化問題を高速に解くことが可能になり、複雑な要因が絡む社会政策やビジネス課題などにおいて、迅速かつ最適な意思決定を支援する新たなICTサービスの創出を可能にする。

従来のプロセッサはソフトウェア処理により扱える組合せ最適化問題の自由度は高い反面、高速に解くことができない。また、現行の量子コンピュータは組合せ最適化問題を高速に解けるが物理現象を利用した解き方であるため近接した素子どうしでしか接続できないという制限があり、現時点では多様な問題を扱うことができない。このため、実社会の多様な組合せ最適化問題を高速に解くことができる新しい計算機アーキテクチャの実現が課題となっていた。

開発した技術
今回、従来の半導体技術を用いて、組合せ最適化問題を高速に解くことができる新しい計算機アーキテクチャを開発した。開発技術は現行の量子コンピュータより多様な問題が扱え、並列化することにより扱える問題の規模や処理速度を向上できる。開発した技術の特長は以下のとおり。

1.組合せ最適化問題向けの新しい計算機アーキテクチャ
開発したアーキテクチャでは、デジタル回路を用いた基本最適化回路を一つの単位として、これを複数個用いて、階層的な構造で並列に動作させる。このとき、基本最適化回路間のデータの移動を極小化する構造とすることにより、従来の半導体技術を用いて高密度に並列実装できる。また、基本最適化回路の内外で、自由な信号のやりとりができる全結合の構造を採用しているため、多様な問題を扱うことができる。

2.基本最適化回路内の高速化技術
基本最適化回路では、確率論の手法を用いて、ある状態からより最適な状態への探索を繰り返し行う。今回、複数ある次の状態の候補に対するそれぞれの評価結果の値を一括して並列計算することにより、次の状態を見つけ出す確率を向上させる技術と、探索の途中で局所的な解にたどり着いて膠着状態になった場合に、これを検知して脱出確率を高めるための評価値に一定値を繰り返し加えることで次の状態に移行しやすくする技術を開発した。これにより、高速に最適な解を求めることができる。

今回、1024ビットで表される組合せを扱うことができる基本最適化回路をFPGAに実装して評価を行い、従来プロセッサで動作するシミュレーテッドアニーリングと呼ばれる従来のソフトウェア処理に比べて約1万倍の速度で動作することを確認した。この技術のビット規模を拡大することにより、数千拠点ある物流の最適化や、限られた予算で複数のプロジェクトの利益を最適化する投資ポートフォリオの最適化など、計算量の多い組合せ最適化問題を高速に解くことが可能になり、最適な意思決定を迅速に行うことを支援する新たなICTサービスの実現が期待される。

富士通研究所では、開発したアーキテクチャの改良を進め、2018年度までに、実社会の問題が適用できる規模である10万ビットから100万ビットの計算システムを試作し、実用化に向けて実証を進めていく予定。
　この発表を行った研究者、田村泰孝氏(IEEEフェロー)によると、ハードウエアを発表したことで、今後これを想定したソフトウエアの開発が進む。その中には、富士通研が予想しなかったようなアプリケーションが含まれる可能性もある。また、同氏の見方では、今回開発したような技術で量子コンピュータを超えることは可能である。