ASML、15 EUVリソグラフィシステム供給契約

May, 7, 2015, Veldhoven--ASML Holding NV(ASML)は、主要米国顧客の1社と契約し、少なくとも15 ASML EUVリソグラフィシステムを供給する。同システム導入は、開発活動強化、将来の製造工程に向けたパイロット製造をサポートすることが目的。この顧客は、EUVリソグラフィを将来のプロセス技術ノードでマルチプロセスステップに使用する意向。
　最初の2つNXE:3350B EUVシステムの納入は2015年末までに行われる予定。新システムは、同顧客がすでに導入している既存の開発システムへの追加となる。契約金額は未公表。
　EUVリソグラフィは、先進的な新しいパタンニング技術であり、最先端のチップの製造工程を歩留まりとサイクルタイムの大きな優位性により簡素化する。半導体業界は、チップ上により多くのトランジスタを詰め込むことによってムーアの法則を次の10年に進め、機能あたりのコストを抑え、エネルギー効率を向上させる。
　ASML社長/CEO、Peter Wennink氏は、「EUVは現在、大量導入に近づいている。長期EUV計画およびEUVエコシステム準備はEUVへのこの取り組みによってサポートされており、半導体業界の新たなイノベーションが始まる」と語っている。
　リソグラフィは、回路をチップ上に転写するために用いられる技術。リソグラフィによって達成可能な解像度を決める重要要素の一つが光の波長。極紫外(EUV)リソグラフィは、ほとんどの先端的チップ、液浸リソグラフィ(193nm)による量産である現在の標準よりも短い波長を使用する。EUVは、マルチ露光用いないで、より小さな特徴を画像化することができ、半導体デバイスメーカーは製造プロセスを簡素化し、ワンステップでチップの重要なレイヤーを露光することができる。