関連イベント
関連雑誌
News Details ニュース詳細
富士通、CPU間32Gbps高速データ伝送を可能にする送受信回路を開発
February 19, 2013, 東京--富士通研究所とFujitsu Laboratories of America, Inc.は、次世代サーバのCPU間などのデータ通信において、世界最高速の32Gbpsの高速データ伝送が可能な送信回路、損失補償回路、受信回路を開発した。
詳細は、「国際固体素子回路会議ISSCC 2013（IEEE International Solid-State Circuits Conference 2013）」で発表（ISSCC発表番号2.7, 2.1, 2.5の3件）。
近年、CPUの高性能化にともないサーバのデータ処理能力が著しく向上しており、チップ間やボード間のデータ送受信の高速化が求められている。今回、新方式の送受信回路、および伝送路での信号品質の劣化を補償する損失補償回路により、CPU間データ通信において従来の約2倍の高速化を実現した。これにより、今後、次世代サーバやスーパーコンピュータなどの性能向上に貢献することが期待される。
CPU間のデータ通信の高速化を実現するためには、送信回路、受信回路のいずれも高速化する必要がある。また高速化に伴いプリント板の電気配線などの伝送路で信号品質の劣化が顕著となるため、それを補償する損失補償回路の高性能化が必要となる。
CPU間などのデータ通信部は送信部、受信部に大別され、受信部はさらに伝送路で劣化した信号品質を補償する損失補償回路とその補償した信号から元のデータを読み取る受信回路から構成されている。今回、この送信回路、受信部の損失補償回路、および受信回路に新方式の回路技術を採用することにより高速化を実現した。
開発技術
1.送信回路（ISSCC発表番号2.7）
送信回路では多チャンネルのデータを1chに多重化して送信する。この時、後段になるほどその処理速度は高速になり素子の動作限界に近づく。今回、最も高速に動作しかつ消費電力の大きい最終段の多重化回路（2:1変換回路）を不要とする送信回路を開発。送信信号は、従来の2値（‘0’, ‘1’）ではなく、3値（‘0’, ‘1’, ‘2’）となるが、従来の受信側の回路機能を利用して特別な回路を追加することなくデータを復元し受信することが可能。そのため従来方式で送信部の速度を限定していた要因が排除され、さらにそれが不要となることで送信回路電力を従来に比べ約30%削減した。
2.受信部の損失補償回路（ISSCC発表番号2.1）
送信部から出力された信号はプリント板配線などの伝送路で品質が劣化する。この現象は伝送路の距離が長くなるほど、また、信号が高速化するほど影響が大きくなる。したがって同じ距離を伝送させる場合でも高速化するほど信号損失は大きくなる。従来は、高域側で発生する信号減衰を損失補償することでフラットな周波数特性とし、歪を補償していた。しかし高速伝送に伴い信号帯域がさらに高域まで伸びることで、従来では問題とならなかった低域側の周波数特性の落ち込みが無視できなくなり、歪の補償が十分に行われなくなる。今回、この低域側についても周波数特性をフラット化し、信号損失を補償する回路を開発した。この技術により、従来32Gbpsでは実現できなかった80cmの伝送距離でもデータの読み取りが可能な信号波形が得られた。
3.受信部の受信回路（ISSCC発表番号2.5）
受信回路では損失補償回路によって整形された信号から元データを読み取る。この時、この信号に対して速度（周波数）とタイミング（位相）を同期させて信号をサンプリングし、元のデジタル値を判定する必要がある。従来はデータを取り込むタイミング誤差をタイミング誤差検出部で元データから検出し、タイミング調整回路で同期させることで対応していた。しかしこの手法では信号の高速化に伴いクロックを制御する時間精度も高精度化が必要となり、従来技術では限界レベルに達している。そのため、クロックを同期させる代わりに、同期していないクロックで一旦信号をサンプリングし、実際にサンプリングされた二つの信号を元に電圧補間処理することによってクロックと同期したタイミングでの仮想信号を合成するデータ補間方式（データインターポレーション方式）を開発。この技術により、高精度な時間軸方向の分解能が要求されるタイミング調整回路が不要となり、今後のさらなる高速化にも対応可能。
(詳細は、www.fujitsu.com)
詳細は、「国際固体素子回路会議ISSCC 2013（IEEE International Solid-State Circuits Conference 2013）」で発表（ISSCC発表番号2.7, 2.1, 2.5の3件）。
近年、CPUの高性能化にともないサーバのデータ処理能力が著しく向上しており、チップ間やボード間のデータ送受信の高速化が求められている。今回、新方式の送受信回路、および伝送路での信号品質の劣化を補償する損失補償回路により、CPU間データ通信において従来の約2倍の高速化を実現した。これにより、今後、次世代サーバやスーパーコンピュータなどの性能向上に貢献することが期待される。
CPU間のデータ通信の高速化を実現するためには、送信回路、受信回路のいずれも高速化する必要がある。また高速化に伴いプリント板の電気配線などの伝送路で信号品質の劣化が顕著となるため、それを補償する損失補償回路の高性能化が必要となる。
CPU間などのデータ通信部は送信部、受信部に大別され、受信部はさらに伝送路で劣化した信号品質を補償する損失補償回路とその補償した信号から元のデータを読み取る受信回路から構成されている。今回、この送信回路、受信部の損失補償回路、および受信回路に新方式の回路技術を採用することにより高速化を実現した。
開発技術
1.送信回路（ISSCC発表番号2.7）
送信回路では多チャンネルのデータを1chに多重化して送信する。この時、後段になるほどその処理速度は高速になり素子の動作限界に近づく。今回、最も高速に動作しかつ消費電力の大きい最終段の多重化回路（2:1変換回路）を不要とする送信回路を開発。送信信号は、従来の2値（‘0’, ‘1’）ではなく、3値（‘0’, ‘1’, ‘2’）となるが、従来の受信側の回路機能を利用して特別な回路を追加することなくデータを復元し受信することが可能。そのため従来方式で送信部の速度を限定していた要因が排除され、さらにそれが不要となることで送信回路電力を従来に比べ約30%削減した。
2.受信部の損失補償回路（ISSCC発表番号2.1）
送信部から出力された信号はプリント板配線などの伝送路で品質が劣化する。この現象は伝送路の距離が長くなるほど、また、信号が高速化するほど影響が大きくなる。したがって同じ距離を伝送させる場合でも高速化するほど信号損失は大きくなる。従来は、高域側で発生する信号減衰を損失補償することでフラットな周波数特性とし、歪を補償していた。しかし高速伝送に伴い信号帯域がさらに高域まで伸びることで、従来では問題とならなかった低域側の周波数特性の落ち込みが無視できなくなり、歪の補償が十分に行われなくなる。今回、この低域側についても周波数特性をフラット化し、信号損失を補償する回路を開発した。この技術により、従来32Gbpsでは実現できなかった80cmの伝送距離でもデータの読み取りが可能な信号波形が得られた。
3.受信部の受信回路（ISSCC発表番号2.5）
受信回路では損失補償回路によって整形された信号から元データを読み取る。この時、この信号に対して速度（周波数）とタイミング（位相）を同期させて信号をサンプリングし、元のデジタル値を判定する必要がある。従来はデータを取り込むタイミング誤差をタイミング誤差検出部で元データから検出し、タイミング調整回路で同期させることで対応していた。しかしこの手法では信号の高速化に伴いクロックを制御する時間精度も高精度化が必要となり、従来技術では限界レベルに達している。そのため、クロックを同期させる代わりに、同期していないクロックで一旦信号をサンプリングし、実際にサンプリングされた二つの信号を元に電圧補間処理することによってクロックと同期したタイミングでの仮想信号を合成するデータ補間方式（データインターポレーション方式）を開発。この技術により、高精度な時間軸方向の分解能が要求されるタイミング調整回路が不要となり、今後のさらなる高速化にも対応可能。
(詳細は、www.fujitsu.com)
