関連イベント
関連雑誌
News Details ニュース詳細
ODIS、チップ間インタコネクト用レーザを製造
December 12, 2012, Toronto/Storrs--OPEL(OPEL Technologies Inc)は、同社のUS子会社ODIS(ODIS Inc)が集積レーザデバイスの製造に成功したと発表した。これにより、シングルチップ上で光とエレクトロニクスデバイスを結合するハイパフォーマンスデバイスを実現するPlanar Optoelectronic Technology(POET)に向けて大きく前進した。
速度、密度、信頼性を向上し、コストを低減するコンポーネントの製造が可能になると、POETはムーアの法則を次の段階に推し進める力を半導体業界に与えることができる。言い換えると、現在のシリコンベースのボトルネックを克服し、スマートフォン、タブレット、ウエアラブルコンピュータなど幅広いアプリケーションのロードマップを変える潜在力となる。
数年にわたる開発の結果、ODISの特許POET GaAs III-V技術を利用する初の垂直共振器レーザ(VCL)の製造は重要な成功である、と同社は説明している。この漸次的な進歩は、半導体開発をいわゆる「次のフェーズ」に導くものであり、これは次世代の高速・低消費電力アプリケーションに向けてCMOSの能力を凌ぐものとなる。「CMOS技術の進歩は飽和点に達したというのは衆目の一致するところである」と同社は主張している。
この新しいレーザは、チップ間インタコネクトの基盤となるものであり、すでにODISが実証している他の多くのオプトエレクトロニックデバイスを補完するものとなる。他のデバイスには、HFET(heterostructure FET)、光サイリスタ、パルスレーザ、超放射発光素子が含まれ、これらは全てPOETプロセスでモノリシックに製造できる。
POETの優位性の要諦は、光デバイスを、相補的HFETアナログ/デジタル機能をサポートする成長、製造プロセスに融合する点にある。n-chおよびp-ch FETは、歪量子井戸の高い移動性の恩恵を受ける。同時に、量子井戸はレーザや増幅器にはアクティブエミッタとなり、ディテクタや変調器にはアクティブアブソーバ(吸収層)となる。
多様なデバイスタイプをモノリシックに接続することで新たなゲートデザインが可能になり、OE変換とEO変換で消費電力が激減する。VCLは高密度回路レイアウトに必要な微小フットプリントであり、回路面のどこからでもファイバや他のスタックデバイスに垂直接続できる。さらに、同じVCL構造で、独自のOEデザインに基くインプレーンおよびエッジエミッティング(端面発光)動作が可能になる。集積VCLの利用により、将来の相補的集積回路のアーキテクチャとデザインが変わる。
先々、技術開発が進むと、しきい値電流が下がり、出力が向上し、VCLのインプレーンバージョンの最適化が行われる。さらに、相補的トランジスタ回路機能は、形状を100nmまで微小化し、ODISの新しい自己整合結合技術を持つことで一段と強化される。トランジスタのカットオフ周波数は、0.7μmゲートで約38GHz、今後回路速度も相応の改善が行われて260GHzまでスケールすると見られている。
POETの短期の産業ソリューションには、光インタフェースが含まれ、既存のCMOSプロセッサを接続してシングルチップとなる。光インタフェースチップは、レーザ、変調器、変調器ドライバ、ディテクタ、レシーバアンプ、SerDes、CDR、フェーズロックループ回路をモノリシックに集積する。
長期的ソリューションは、CMOSゲートをPOETの相補的HFETゲートで置き換える。POETプロセッサは、独自の光出力を持ち、光受信機能ともなるので、個別のインタフェースチップはもはや必要とされなくなる。
POETプラットフォームは現在、多数の主要なODISの商用および軍プロジェクトの基盤となっている。航空システム用の光符号分割多重アクセス(OCDMA)デバイス、統合RF/光フェーズドアレイ、オプトエレクトロニック方向性カプラ、超低消費電力RAMなどがこれに含まれる。
(詳細は、www.opelinc.com)
速度、密度、信頼性を向上し、コストを低減するコンポーネントの製造が可能になると、POETはムーアの法則を次の段階に推し進める力を半導体業界に与えることができる。言い換えると、現在のシリコンベースのボトルネックを克服し、スマートフォン、タブレット、ウエアラブルコンピュータなど幅広いアプリケーションのロードマップを変える潜在力となる。
数年にわたる開発の結果、ODISの特許POET GaAs III-V技術を利用する初の垂直共振器レーザ(VCL)の製造は重要な成功である、と同社は説明している。この漸次的な進歩は、半導体開発をいわゆる「次のフェーズ」に導くものであり、これは次世代の高速・低消費電力アプリケーションに向けてCMOSの能力を凌ぐものとなる。「CMOS技術の進歩は飽和点に達したというのは衆目の一致するところである」と同社は主張している。
この新しいレーザは、チップ間インタコネクトの基盤となるものであり、すでにODISが実証している他の多くのオプトエレクトロニックデバイスを補完するものとなる。他のデバイスには、HFET(heterostructure FET)、光サイリスタ、パルスレーザ、超放射発光素子が含まれ、これらは全てPOETプロセスでモノリシックに製造できる。
POETの優位性の要諦は、光デバイスを、相補的HFETアナログ/デジタル機能をサポートする成長、製造プロセスに融合する点にある。n-chおよびp-ch FETは、歪量子井戸の高い移動性の恩恵を受ける。同時に、量子井戸はレーザや増幅器にはアクティブエミッタとなり、ディテクタや変調器にはアクティブアブソーバ(吸収層)となる。
多様なデバイスタイプをモノリシックに接続することで新たなゲートデザインが可能になり、OE変換とEO変換で消費電力が激減する。VCLは高密度回路レイアウトに必要な微小フットプリントであり、回路面のどこからでもファイバや他のスタックデバイスに垂直接続できる。さらに、同じVCL構造で、独自のOEデザインに基くインプレーンおよびエッジエミッティング(端面発光)動作が可能になる。集積VCLの利用により、将来の相補的集積回路のアーキテクチャとデザインが変わる。
先々、技術開発が進むと、しきい値電流が下がり、出力が向上し、VCLのインプレーンバージョンの最適化が行われる。さらに、相補的トランジスタ回路機能は、形状を100nmまで微小化し、ODISの新しい自己整合結合技術を持つことで一段と強化される。トランジスタのカットオフ周波数は、0.7μmゲートで約38GHz、今後回路速度も相応の改善が行われて260GHzまでスケールすると見られている。
POETの短期の産業ソリューションには、光インタフェースが含まれ、既存のCMOSプロセッサを接続してシングルチップとなる。光インタフェースチップは、レーザ、変調器、変調器ドライバ、ディテクタ、レシーバアンプ、SerDes、CDR、フェーズロックループ回路をモノリシックに集積する。
長期的ソリューションは、CMOSゲートをPOETの相補的HFETゲートで置き換える。POETプロセッサは、独自の光出力を持ち、光受信機能ともなるので、個別のインタフェースチップはもはや必要とされなくなる。
POETプラットフォームは現在、多数の主要なODISの商用および軍プロジェクトの基盤となっている。航空システム用の光符号分割多重アクセス(OCDMA)デバイス、統合RF/光フェーズドアレイ、オプトエレクトロニック方向性カプラ、超低消費電力RAMなどがこれに含まれる。
(詳細は、www.opelinc.com)