関連イベント
関連雑誌
News Details ニュース詳細
アバゴ、40nm CMOS プロセスの 25Gbps SerDes IP の性能を実証
February 25, 2010, サンノゼ--アバゴ・テクノロジー社 (AVGO Technologies) は、40nm CMOS プロセスのシリアル高速 25Gbps SerDesIP の性能を実証した。
アバゴの SerDes IP は、独自設計の判定帰還型等化器 (DFE: Decision Feedback Equalizer) を搭載することで消費電力が格段に下げられており、クラス最高の低データ遅延、業界でもトップクラスの雑音除去特性、低ジッタ、優れた低クロストーク性能を実現している。また、モジュール化されたマルチレート・アーキテクチャを採用することにより、何百チャネルにもおよぶ SerDes マクロを ASIC 上に高密度で搭載することが可能。
アバゴの SerDes IP は、高い柔軟性と優れた拡張性を特長としている。光、銅線、バックプレーンに適用可能で、PCI Express、ファイバチャネル、XAUI、CEI-11G、10GBASE-KR、SFI などの多彩なインターフェース規格に対応している。
アバゴの ASIC 製品事業部担当副社長 兼ゼネラルマネージャーのフランク・オストジック氏は、「ネットワーキング、コンピューティング、ストレージなどにおける通信インターフェースの高速化、ネットワーク帯域幅の拡大およびデータセンター・トランスフォーメーションなどの課題に対してアバゴの高速 SerDes IP は、有力なソリューションとなるでしょう」とコメントしている。
アバゴは、これまでに 9,500 万個以上の SerDes チャネルを出荷しており、高信頼性、高性能の ASIC を提供することで定評がある。
アバゴの SerDes IP は、独自設計の判定帰還型等化器 (DFE: Decision Feedback Equalizer) を搭載することで消費電力が格段に下げられており、クラス最高の低データ遅延、業界でもトップクラスの雑音除去特性、低ジッタ、優れた低クロストーク性能を実現している。また、モジュール化されたマルチレート・アーキテクチャを採用することにより、何百チャネルにもおよぶ SerDes マクロを ASIC 上に高密度で搭載することが可能。
アバゴの SerDes IP は、高い柔軟性と優れた拡張性を特長としている。光、銅線、バックプレーンに適用可能で、PCI Express、ファイバチャネル、XAUI、CEI-11G、10GBASE-KR、SFI などの多彩なインターフェース規格に対応している。
アバゴの ASIC 製品事業部担当副社長 兼ゼネラルマネージャーのフランク・オストジック氏は、「ネットワーキング、コンピューティング、ストレージなどにおける通信インターフェースの高速化、ネットワーク帯域幅の拡大およびデータセンター・トランスフォーメーションなどの課題に対してアバゴの高速 SerDes IP は、有力なソリューションとなるでしょう」とコメントしている。
アバゴは、これまでに 9,500 万個以上の SerDes チャネルを出荷しており、高信頼性、高性能の ASIC を提供することで定評がある。
