関連イベント
関連雑誌
News Details ニュース詳細
高速メモリ回路動作シミュレーションの世界最高クラス技術を開発
February 5, 2009, 東京--NEDO技術開発機構は、半導体MIRAIプロジェクトにおいて、高速メモリ（SRAM）回路動作の高精度シミュレーション技術を開発し、この成果を元に(株)ジーダットが世界最高クラス性能のSRAM動作シミュレーション・ツールの開発に成功した。
半導体プロセスの開発期間や開発コスト低減のためのLSI動作シミュレーション技術が求められており、今回の成果では、従来比600倍以上の高速シミュレーションが実現された。ジーダットでは同技術の1〜2年以内での製品化を目指している。
半導体LSIの中で、高速メモリ素子SRAMは機器の性能を左右する重要なデバイス。このSRAMは、メモリの基本単位であるメモリ・セルが6個のトランジスタにより構成されている。SRAMの性能向上は、このトランジスタの微細化によるメモリ・セルの高集積化により進められている。
しかし、微細化の進展が著しい現在、形状等のさまざまな不均一性に起因するトランジスタの「特性ばらつき」が深刻な問題となってきている。トランジスタの特性ばらつきが大きくなると、メモリ・セルの動作に不良が生じ、SRAMの動作性能が低下したり、最悪の場合にはSRAMが動作しなくなったりする。また、SRAMは大容量メモリとして使用されるため、計算精度として1000万分の1から1億分の1レベルの高精度な動作評価計算を現実的な時間内で行う必要がある。このため、SRAM動作ばらつきの高速で高精度な「動作シミュレーション技術」の開発が必須となっていた。
MIRAIプロジェクトでの開発技術NEDO技術開発機構が実施する半導体MIRAI プロジェクトでは、これまでにSRAM動作ばらつきを、実測のトランジスタ特性ばらつきに基づき高精度にシミュレーションする手法の開発を進めてきた。
SRAM動作シミュレーション技術には、「SRAMを構成するトランジスタのばらつき特性の抽出」と、「抽出された特性ばらつきをSRAM動作に組み入れた動作シミュレーション」の両方が必要になる。今回、MIRAIプロジェクトで開発したDMA-TEGを用いて、実測したトランジスタ特性から特性ばらつきを抽出し、SRAM動作を高精度にシミュレーションできる新手法を開発した。この新手法を適用して256KビットのSRAM動作をシミュレーションし、計算結果は実測の動作評価結果と高精度で一致することが実証された。
従来、SRAM開発では高精度に動作を予測できるシミュレーション・ツールが少なく、実際にSRAMを試作した後に動作を実測評価し、その後にトランジスタ特性ばらつきなどを修正する方法が一般的だった。今回の新手法では、DMA-TEGを用いてトランジスタばらつきを事前に解析することで、実際にSRAMを試作することなく、SRAM動作を高精度に予測できるようになった。したがって、プロセス開発段階から、SRAM動作を定量的に評価できると共に、動作不良原因を早期に修正することを可能にする。
MIRAIプロジェクトから、2008年度にこのSRAM動作シミュレーション技術の技術移管を受けたジーダットは､実用化に向けたさらなる技術開発を行ってきた。
プロジェクトで開発した新手法の課題は、現実的な時間内でのSRAM動作評価計算が困難であった点にあったため､ジーダットは動作評価計算の高速化の改良を進めた。
プロジェクトの開発技術をもとに研究開発を進めた結果、高精度を維持したまま、従来のモンテカルロ法に比べて600倍以上の高速化に成功。今回開発した高速化の手法は、ジーダットが独自に開発したSSBL（Sample Screening through Boundary Learning)法という技術を使用している。SSBL法は、SRAMが良品か否かが不明な領域（グレーゾーン）を、学習機能により、非常に小さく絞り込むことで試行回数を劇的に削減する手法。この高速化により、動作評価計算に必要な時間は大幅に短縮でき、実用レベル性能の世界最高クラスの「SRAM動作シミュレーション・ツール」を実現することができた。同ツールにより、プロセス開発期間および開発コストを約30％削減可能と見込まれている。
今回の開発成果により、実測したトランジスタ特性ばらつきに基づき、SRAM動作特性を短時間で高精度に予測できるようになった。今後、ジーダットは、同成果を用いたSRAM動作シミュレーション・ツールの1〜2年以内での製品化を目指した実用化開発を進めていく予定。また、MIRAIプロジェクトでは、さらなる微細デバイスのばらつき要因解明を進めていく。
