

# 電氣的過渡現象からイーサネットポートを守る

**TIMOTHY PULS**  
Product Marketing Manager  
Semtech Corporation

イーサネットは、至る所に存在する。基地局のバックホールから、無線アクセスポイントやIP監視カメラへ、イーサネットは至る所で見かける。そして、このイーサネット・トラフィックを可能にするデバイス、つまり通信インフラを駆動する小さなトランシーバICは、以前よりも格段に進歩している。2010年以前は、イーサネットの物理層トランシーバ(PHY)は90ナノメートルのIC技術に基づいていた。今日のマーケットは、45ナノメートルあるいはそれ以下にする計画を伴う65ナノメートルで高い性能のPHYの採用を強く求めている。新しいPHYプラットフォームは、システム設計者に驚くような性能の優位性をもたらすが、EMCコミュニティにとってはオンチップESDの保護レベル減少が厄介な副作用と感じられる。

「小さいことは良いことだ」というIC業界のマントラは、チップ・メーカーにとって新しいトレードオフに直面することを意味する。IC技術は、ダイ・サイズと性能目標に対しては、前進を急ぐので、チップのI/Oに付ける保護クランプは頻繁に妥協を余儀なくされている。

チップ・メーカーにはチップ上の保護を実行する上での物理的な制約により締め付けを受けており、システム・エンジニアも同様に、最終製品が遭遇する多くの電氣的過渡現象の脅威に対して堅牢度を証明できるよう最終製品の設計課題について厳しい制限を受けている。そしてシステム・レベルの過渡現象イミュニティ規格は緩和されていない。それどころか、より厳しい要求事項が出てきている。

## システム・レベルの過渡現象の脅威

過去数十年間、保護回路は設計サイクルのちょっとした付け足しであった。今日では、外部保護アレイの必要性についての議論はほとんどなく、設計段階のフロントエンドについて、ますます多くの設計者が、よく考えられた回路保護プランの価値を認めるようになってきている。

これは特にイーサネットポートに当てはまる。ネットワークのインフラに入っているツイスト・ペア線のラックは、いろいろな過度電圧の脅威に対する強力な防御を必要とする。過渡電圧には、静電放電(ESD)、ケーブル放電(CDE)、