ICレベルで見る高分解能表面スキャン

ICまたはICチップ（open DIE）上の詳細なEMIレベルを知る新しい手段

Jörg Hacker,
Langer EMV-Technik GmbH
Bannewitz, Germany

要約：

今日、エンジニアが電子回路の設計に使える持ち時間は少なくなっている。製品開発から出荷までの時間はどんどん短くなり、製品への要求はますます増えている。それは、開発最終段階の問題（特にEMC）解決に与えられた時間も少なくなることを意味する。さらに高密度実装、高速化するクロックだけでなく、無線機をICに載せる様な多くの放射源の集積によって、電磁雑音放射レベルの低い回路基板の設計はますます困難になっている。この事実からもわかるように回路基板上の部品配置を決める前に、全ての電気部品の設計に必要な全ての情報を入手することの重要性が高まっている。これはICのEMC特性にも当てはまる。つまりICそのもののEMC測定を行う機会が増えている。

1．序論

IC の EMC 特性は、電磁放射の検出と電磁妨害に対するイミュニティに分けることができる。

本稿では、近傍界マイクロプローブによる IC 上および DIE 上の電磁妨害の検出に対して考察する。IC に対する国際 EMC 規格に従い、IEC

図1. 測定システム　（ICS 103）