

# CMOS内のGe光検出器の帯域幅を2倍に拡大する利得ピーキング

ジョン・ウォレス

CMOSプロセスで作製された、より新しくより複雑な構造を使って、シリコン集積フォトニクス内に組み立てられたゲルマニウム光検出器の帯域幅を大幅に拡大する技術がついに開発された。

シリコン (Si) ベースの集積フォトニクスシステムは、全電気式伝送との比較で、データ伝送速度を劇的に高めることができる。Si フォトニクスベースのネットワークとラック間光インターコネクはすでに利用されているが、チップ間、さらにはチップ内の Si ベース光インターコネクも開発されつつある。Si フォトニクス技術開発の大きな原動力は、エレクトロニクス産業で汎用されている標準 CMOS プロセスを使って集積フォトニックシステムを製造できるということだ。

しかし、Si オン Si から作製された発光

素子と光検出器は性能上劣ることが多いため、同じく CMOS プロセスに不可欠な要素であるゲルマニウム (Ge) が、Si プラットフォーム上にエピタキシャルに集積可能なアクティブ構成材料として頻繁に使われるようになった。

光検出器の場合、1550nm (Si フォトニクスで通常使用されている波長) における Ge の吸収係数が  $0.2\text{dB}/\mu\text{m}$  と低いので、物理的に大きな検出器になる。大型化は応答度を高めるが、寄生容量も増加し、結果として検出器の帯域幅が低下する。Ge コンポーネントと Si 基板との接着にバンプボンディン

グを使用すると、寄生容量はさらに増加する。

## 3つのタイプの利得ピーキング

米ワシントン大学 (University of Washington) とデラウェア大学 (University of Delaware) の研究チームは、寄生容量は低いままで、より大きな検出器を実現する Si オン Ge 検出器の加工法を開発した<sup>(1)</sup>。これまでシミュレーションとしてだけ存在していたアプローチに最新の製造技術の長所を取り入れることによって、導波路結合集積検出器に隣接する金属-絶縁体-金属 (MIM) キ




図1 Si導波路が1つのCMOS金属スタック内の2層と組み合わせられることによって、金属-絶縁体-金属 (MIM) キャパシタ層の製造が可能になった。このようなデバイスは高抵抗Siウエハ上に作製された。この追加層がGe光検出器の帯域幅の増大を可能にした。

ャパシタなどの多重金属層デバイスの製造が可能になった(図1)。

この研究チームのアプローチは、増幅器設計の最適化に向けて電気エンジニアが最も一般的に使用している技術、いわゆる利得ピーキングである。多様な利得ピーキングが存在するが、研究チームはそれらの中の3タイプを試験した。第1はシリーズ利得ピーキングであり、これによって検出器の帯域幅は約40%増加した。第2は追加のキャパシタを導入する方式で、最高100%の帯域幅増加をもたらした。第3はいわゆるシャント利得ピーキングであるが、動作周波数を高くすると動作帯域幅が狭まるトレードオフが発生した。

シリーズ利得ピーキングは光検出器の負荷と直列に接続する追加のインダクタを必要とする。1例をあげれば、35.2 fFの寄生容量と130 Ωの抵抗を持つ検出器の帯域幅は25GHzであるが、0.57 nH(集積インダクタとして妥当な値)のインダクタを追加することによって、その帯域幅は35.5GHzにまで増加した。

シリーズ利得ピーキングで注意を要することの1つは、分散(異なる周波数に対して遅延時間が異なる)が発生する可能性があることだ。上記の検出器例は、最大分散は30GHzの周波数でわずか0.3psであり、これは完全な35.5GHz帯域幅の28.2ps周期に比べて非常に小さい。

増強されたシリーズ利得ピーキングでは、余分な寄生容量がバンプボンディングによって固有に加わるか、あるいはMIMキャパシタの導入によって意図的に回路の一部として加わる。この寄生容量は通常検出器の性能を劣化させるが、追加したインダクタを最適化することによって帯域幅を事実上増大させることができる。

研究チームは最適キャパシタンスと




図2 周波数の関数としての正規化光電流を、未改良Ge光検出器(青)と、シャントピーキングによってかなり高い周波数で狭帯域動作領域(緑)が形成するように改良された同様の検出器に対して示した。

インダクタンスの値を3dB帯域幅が最大になる2次元勾配から決定した。彼らはそのような値を異なる帯域幅とその他の特性をもつ検出器に対して計算した。例えば、ある検出器の29GHzの帯域幅は、この技術を使うことによって57GHzにまで高まった。これは97%の改善である。この検出器の最大分散も46GHzでわずか0.6psであり、全帯域幅の周期に比べてわずかである。

### シャントピーキング

シャント利得ピーキングでは、低速で起きる短絡を防止するためにもう1つのキャパシタを追加することによって、狭帯域でしか動作しなかった検出器の検波回路を広帯域検出器よりもかなり高い超高周波で動作させることができた。1つの例では、改善前帯域幅が30.6GHzの検出器は、適切な静電容量、抵抗、およびインダクタンスの値によって、0Hzにおける値の82%の応答度での73.4GHzピーキングにより59.1から

93.4GHzの帯域幅に改善された(図2)。

インダクタをCMOS集積回路に追加することは必ずしも容易ではないが、Ge光検出器の利得ピーキングに必要なインダクタは、螺旋トレースそのものの幅が10 μmで、全面積が75×75 μm角の、比較的単純な二重正方形螺旋構造とすることができる。螺旋体のほとんどが下部金属層から作製された単一の交差をもつ上部金属層からなる。

研究チームは、光検出器回路、特に、熱雑音の原因となる寄生抵抗とインダクタの組み合わせに対する雑音解析を行った。シャントピーキング検出器の場合、シャントピーキングによって導入された余分の雑音の負荷雑音に対する比は80GHzで約0.4であった。

研究チームは、これらの機能が、現在入手可能なCMOS対応Siフォトニクス複雑な構造に起因することに注目した。その利点を利用することで、有害な副次効果なしにGe光検出器の帯域幅を事実上2倍にすることができた。

### 参考文献

(1) M. Gould et al., Opt. Expr., 20, 7, 7101 (Mar. 26, 2012).