All about Photonics

Science/Research 詳細

新しいナノワイヤアーキテクチャがコンピュータの処理能力を増強

November, 16, 2021, Lausanne--EPFLの研究者、Valerio Plazzaは、ナノワイヤの独創的な形から構築される新しい3Dアーキテクチャを開発している。同氏の研究の狙いは、微小化の限界を押し広げ、より強力な電子デバイスに道を開くこと。同氏は、2020 Piaget Scientific Awardを受賞したばかりであり、その賞金は独創的なEPFLでの単年研究に充てられる。

Plazzaは、EPFL半導体材料の研究者であり、ナノスケール半導体を研究している。同氏のフォーカスはナノワイヤ、半導体材料で作られるナノ構造、目標はトランジスタを、その飽和点を超えて動作させること。トランジスタは、至る所に存在するが、既存の設計が飽和に近いので、その微小化能力が限界に達している。「処理能力でわれわれが直面している主要課題は、トランジスタの飽和点克服に関係している。これには、ナノワイヤおよび他の種類のナノ構造で対処できる」と同氏は話している。

最近の処理能力改善の多くは、微細製法の進歩から来ている。これらの方法で、エンジニアはコンパクトな、スマートフォンやスマートウォッチなどの高度な電子デバイスを開発することができた。トランジスタのサイズを縮小することによって、エンジニアは、1つの回路により多くのものを詰め込み、一定の表面領域で処理能力を増強した。しかし、それは、トランジスタのサイズベースで、小さなプロセッサがどこまで行けるかには、限界があることを意味する。少なくとも、これは現在の処理技術について言えることである。Piazzaの研究の狙いは、ナノワイヤベースの新しい種類のトランジスタを開発することで、その障害を克服すること。次世代の量子コンピュータでの利用が目的である。

Piazzaのホリゾンタル(水平)ナノワイヤ(垂直も可能)は、周期表のIIIとV族の原子でできている。ガリウム、アルミニウム、インジウム、窒素、リンおよびヒ素。「われわれの開発作業の各段階には、それ独自の課題がある。まず、基板をナノ構造にし、材料を造らなければならない。ここでは、課題は結晶品質の改善。次に、ナノワイヤの特性評価、目的はその電気特性の改善である」(Piazza)。

プロセッサトランジスタは現在、10nm程度のサイズ。Piazzaの(ホリゾンタル)ナノワイヤは、同サイズであるが、結晶品質により、電気性能は、それよりも優れている。同氏の方法は、基板表面にナノ導体をエッチングする必要がある。これにより同氏は、性能を増強する様々な構造をテストすることができる。「都市の道路を例に挙げよう。道路が一本だと、AからBへのルートは1つしかない。しかし、多くの出口やサイドストリートがあると、近接の様々なルートを通り、さらに遠くへ行ける」(Piazza)。言い換えると、同氏はネットワークを作ろうとしている。次の数ヶ月で同氏は、そのプロセスを改善できる要素の特定に重点をおいている。
(詳細は、https://actu.epfl.ch)