コヒレント特設ページはこちら

Science/Research 詳細

Letiとパートナー、Siフォトニクス成熟プラットフォーム開発

December, 7, 2015, Grenoble--CEA-LetiとヨーロッパFP7プロジェクトPLAT4Mのパートナーは、3つのシリコンフォトニクスプラットフォームを作製したと発表した。
 2013年にスタートしたこの4年プロジェクトは、シリコンフォトニクスのヨーロッパ基盤サプライチェーンの構築、同技術の産業化促進を目的にしている。欧州委員会から1020万ユーロの助成金を得ているPLAT4Mには、15のヨーロッパ先端R&D研究機関、CMOS企業、設計とパッケージングの主要産業および研究組織が含まれており、また多様なアプリケーション領域のエンドユーザも含まれ、これらが完全なサプライチェーンを構築する。
 プロジェクトの中間でコンソーシアムはコヒレントデザインフロー作製による先進的技術とツールを開発し、要素デバイスの製造可能性およびプロセス統合を実証し、パッケージングツールキットも開発した。サプライチェーンスは、Leti、imecおよびSTMicroelectronicsの技術プラットフォームをベースにしており、統合デザイン環境によりサポートされている。これらのプラットフォームによって提供される技術の成熟度は高く、ファブレスモデルの広範なユーザが手軽に利用できるようになっている。
 200㎜基板をベースにしたimecのシリコンフォトニクスプラットフォームは、PLAT4Mプロジェクトの結果、成熟の域にしている。プラットフォームは、2000nm埋込酸化に220nm結晶シリコンを持つSOI基板をベースにしている。このプロジェクト期間中、既存の製造プロセスと統合フローは、全てのフォトニクス構成要素(カプラ、導波路、位相シフタ、フォトディテクタ)が安定した、再現性のあるパフォーマンスが出るように微調整された。これによってプロセスデザインキットのロバストなパフォーマンス仕様が得られ、同プラットフォームのファブレスユーザは品質と初の最適設計が保証される。ユーザは、高速データレートのテレコムおよびノンテレコムアプリケーションに広がる。PLAT4Mパートナー、タレス(Thales)、PolytecおよびTNOは、すでにその技術を利用している。
 imecは、200㎜プラットフォームの先にシリコンフォトニクスの限界を押し広げ、193nm液浸リソグラフィスキャナで最先端の光リソグラフィを利用している。また、優れたウエハ内の線幅制御(450nm幅導波路で標準偏差<3nm)およびサブ100nm特性を持つ、完璧にエッチングされた導波路では極めて低い伝搬損失(~0.6dB/㎝)を実証した。製造可能なプロセスでは、この技術でe-ビームリソグラフィの利用を避け、ディープサブ波長特性を可能としている。
 imecのプラットフォームを利用してタレスは、レーザビームのコヒレントコンビネーション(CBC)を実証した。究極的には、このアプリケーションは、センシング、産業、基礎物理学向けの高出力レーザ光源を狙っている。CBCの原理は、多数の増幅器を使うことで単一レーザエミッタ(一般的にはファイバアンプ)の限界を押し広げ、出力ビームをコヒレントに加算することである。コヒレント加算は、全ての増幅チャネルの位相をロックする必要がある。チャネル数は膨大(数10から数千)になる可能性があり、統合技術には想定される産業製品から大きな関心が寄せられている。Tyndall UCCがパッケージした、PLAT4Mの初代CBCデモ製品は、1対16-chスプリッタツリー、16の独立した熱位相変調器を含む。CBC実験は、1.55µmで16レーザビームのコヒレント加算成功を示している。
 Letiは、200㎜SOIウエハをベースにした新しいフォトニックプラットフォームを開発した。このプロセスはマルチレベルのシリコンパタニングを提供するもので、これにより多様なパッシブデバイス、熱可変機能をもつアクティブデバイスの設計が可能になる。ルーティングには2つのAlCuレベルが利用できる。回路設計にはプロセスデザインキット(PDK)が利用でき、MPWサービスの提案は2016年の予定。最先端のパフォーマンスが実証されている。挿入損失は単一モード導波路で2dB/㎝以下、マルチモードデバイスで0.2dB/㎝以下。ゲルマニウムPDの応答性は、>30GHz帯域で>0.75A/W。マッハツェンダ変調器(MZM)のVπLπは、2V動作で2V.㎝範囲、E/O帯域>25GHz。さらに、LetiとIII-V Labは、ウエハボンディングを使ってシリコン上に、III-VレーザとEAMのハイブリッド集積を開発した。ハイブリッドレーザは、シングルモード動作、EAMsは消光比20dB以上、駆動電圧は2V以下。ビットレート25Gb/sで明確なアイダイアグラムが達成でき、通信アプリケーションへの強い潜在力を確実にした。
 プロジェクト中、STは300㎜技術でシリコンフォトニックプラットフォームをさらに開発した。目的は、概念実証用のR&Dツールで使用すること。この技術は、DAPHNE(datacom advanced PHotonic nanoscale Environment)と言い、デモ用の新しいデバイスやサブシステムの評価用に設計されている。DAPHNEは、R&Dニーズに完璧に適合する柔軟なプラットフォーム。開発中、STはWDMソリューションのデモを行った。これには、AWG、エシェルグレーティング、カスケードMZ干渉計、サイドカプル集積スペース共振器などを利用した。構成の一部は、100GBASE-LR4標準向けに設計されている。実験評価の結果は、挿入損失0.5dB以下、2nmのバンドフラットネスでチャネルクロストークは25dB以上。さらに、その上の光デバイスに接続されたレシーバとトランスミッタブロックの正常動作によって、28Gb/sが実証された。ここでは、65nmノード技術を使用した。